特征
•针对1.8V系统进行了优化
-引脚间延迟快至7.1 ns
-低至14μA的静态电流
•业界最好的0.18微米CMOS CPLD
-用于有效逻辑合成的优化架构
-多电压I/O操作——1.5V至3.3V
•提供多种包装选项
-144针TQFP，带118个用户I/O
-208引脚PQFP，带173用户I/O
-256球FT（1.0mm）BGA，带212个用户I/O
-324球FG（1.0mm）BGA，带240用户I/O
-所有包装均不含铅
•先进的系统功能
-系统编程速度最快
·使用IEEE 1532（JTAG）接口的1.8V ISP
-IEEE1149.1 JTAG边界扫描测试
-可选施密特触发器输入（每个引脚）
-无与伦比的低功耗管理
·DataGATE启用（DGE）信号控制
-四个独立的I/O组
-RealDigital 100%CMOS产品术语生成
-灵活的计时模式
·可选DualEDGE触发寄存器
·时钟分频器（除以2,4,6,8,10,12,14,16）
·CoolCLOCK
-具有宏小区控制的全局信号选项
·具有相位选择的多个全局时钟
宏细胞
·多个全局输出启用
·全局设置/重置
-高级设计安全性
-PLA架构
·卓越的引脚保留率
·100%产品条款跨功能可路由性
块
-有线OR和LED的开漏输出选项
驾驶
-可选总线保持，3态或弱上拉
选定的I/O引脚
-未使用I/O的可选可配置接地
-与1.5V、1.8V和1.8V兼容的混合I/O电压，
2.5V和3.3V逻辑电平
·SSTL2-1、SSTL3-1和HSTL-1 I/O兼容性
-可热插拔
有关体系结构描述，请参阅CoolRunner™-II系列数据表。
描述
CoolRunner II 384宏蜂窝设备专为
高性能和低功耗应用。这
为高端通信设备节省电力
以及高速到电池操作的设备。由于低
电源待机和动态运行，提高了整个系统的可靠性
该设备由二十四个功能块组成
通过低功耗高级互连互连
矩阵（目的）目标提供40个真实和补充输入
到每个功能块。功能块由40个
由56个P项PLA和16个宏小区组成，这些宏小区包含允许组合或注册操作模式的许多配置位。
此外，这些寄存器可以全局重置或预置
并且被配置为D或T触发器或D锁存器。那里
也是多个时钟信号，包括全局和本地产品
术语类型，在每个宏小区的基础上配置。输出引脚
配置包括转换速率限制、总线保持、上拉、，
漏极开路和可编程接地。施密特触发器
输入是在每个输入引脚的基础上可用的。除了存储宏小区输出状态之外，宏小区寄存器可以是
配置为直接输入寄存器以直接存储信号
来自输入引脚。
可在全局或功能块的基础上进行计时。
三个全局时钟可用于所有功能块，作为
同步时钟源。宏单元寄存器可以是
单独地被配置为加电到零或一状态。
全局设置/重置控制线也可用于在操作期间异步设置或重置所选寄存器。
可以形成额外的本地时钟、同步时钟使能、异步设置/重置和输出使能信号
在每个宏小区或每个函数上使用乘积项
区块基础。
DualEDGE触发器功能也可用于每个宏小区。此功能允许基于较低频率时钟的高性能同步操作，以帮助
降低设备的总功耗。
电路也被包括在内，以从外部划分一个
通过八个不同的选择来提供全局时钟（GCK2）
这产生了除以偶数和奇数时钟频率的结果。
时钟分频器（除以2.和DualEDGE的使用
触发器提供了结果CoolCLOCK特性。
DataGATE是一种选择性地禁用的输入的方法
在某些时间点不感兴趣的CPLD
